

本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

|紙添付の書類に記載されている事項は下記の出願書類に記載されて |事項と同一であることを証明する。

is is to certify that the annexed is a true copy of the following application as filed this Office.

顧年月日 of Application:

1997年 5月22日

願番号 cation Number:

平成 9年特許顯第131786号

顧人 ant (s):

三洋電機株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

RECEIVED
98 JUN 22 AM 9: 52
GROUP 2700

1998年 5月 1日

特許庁長官 Commissioner, Patent Office



特平 9-131786

【書類名】

特許願

【整理番号】

97E22P1562

【提出日】

平成 9年 5月22日

【あて先】

特許庁長官殿

【国際特許分類】

H02J 01/310

【発明の名称】

正負電圧電源回路

【請求項の数】

3

【発明者】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会 【住所又は居所】

社内

【氏名】

永瀬 賢治

【特許出願人】

【識別番号】

000001889

【氏名又は名称】 三洋電機株式会社

【代表者】

高野 泰明

【代理人】

【識別番号】

100090181

【弁理士】

【氏名又は名称】

山田義人

【手数料の表示】

【予納台帳番号】

014812

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9006407

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

正負電圧電源回路

【特許請求の範囲】

【請求項1】

正極性電圧を発生する第1回路、前記第1回路からの前記正極性電圧を出力する第1端子、負極性電圧を発生する第2回路、および前記第2回路からの前記負極性電圧を出力する第2端子を備える正負電圧電源回路において、

電源オフ信号に応答して前記第1端子および前記第2端子を実質的に短絡する 短絡回路をさらに備えることを特徴とする、正負電圧電源回路。

【請求項2】

前記短絡回路は前記第1端子および前記第2端子の間に接続されるスイッチング素子と限流素子との直列回路を含む、請求項1記載の正負電圧電源回路。

【請求項3】

前記短絡回路は前記第1端子および前記第2端子の間に接続されるスイッチング素子を含む、請求項1記載の正負電圧電源回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】

この発明は正負電圧電源回路に関し、特にたとえばCCDイメージャを用いたカメラやLCDパネルを用いたディスプレイ装置に正極性の電源電圧および負極性の電源電圧を供給する、正負電圧電源回路。

[0002]

【従来の技術】

たとえばCCDイメージャを用いた動画および/または静止画力メラでは、通常、3.3V,5V,15Vおよび-7.5V等の4電源電圧を必要とするために、正負電圧電圧回路が用いられる。

このように正負電圧電源回路において、カメラの電源スイッチをオンまたはオフするとき、CCDイメージャの各端子においてCCDの絶対最大定格を満足する必要がある。特に、電源スイッチをオフするときの15Vおよび-7.5Vの

ような比較的高電圧の放電時間(電圧漸減時間)が長く、上記要求を満たすことができなくなる場合がある。

[0003]

【発明が解決しようとする課題】

他方、電源オフ時の放電時間は、平滑コンデンサの容量と、負荷(CCDイメージャ)側の入力インピーダンスとによって決定される。したがって、放電時間は、負荷に対して並列接続された放電抵抗と平滑コンデンサ容量とを調整することによって、最適に設定することができる。すなわち、平滑コンデンサ容量を小さくするかおよび/または放電抵抗を小さくすれば、放電時間を短縮させることが可能である。

[0004]

しかしながら、平滑コンデンサ容量を小さくすることは、ノイズの増加等、電源回路としての性能確保に不都合を生じるために、限界がある。また、放電抵抗を小さくすることは、定常的な消費電流(負荷電流)を増加することになり、電源回路の効率低下等の別の問題を生じる。

それゆえに、この発明の主たる目的は、平滑コンデンサや放電抵抗を小さくすることなく放電時間を短縮することができる、正負電圧電源回路を提供することである。

[0005]

【課題を解決するための手段】

この発明は、正極性電圧を発生する第1回路、第1回路からの正極性電圧を出力する第1端子、負極性電圧を発生する第2回路、および第2回路からの負極性電圧を出力する第2端子を備える正負電圧電源回路において、電源オフ信号に応答して第1端子および第2端子を実質的に短絡する短絡回路をさらに備えることを特徴とする、正負電圧電源回路である。

[0006]

【作用】

たとえばカメラの電源スイッチがオフされたとき、電源オフ信号がカメラのマイコンから出力される。この電源オフ信号に応答して、たとえばPWMスイッチ

ングコントローラが不能化されるとともに、第1端子および第2端子が短絡回路 によって実質的に短絡される。

[0007]

短絡回路がスイッチング素子と限流素子との直列回路を含む場合、電源オフ信号によってスイッチング素子がオンされ、したがって、第1端子および第2端子に接続されたそれぞれの平滑コンデンサの残留電荷によって限流素子に電流が流れ、その電流が限流素子において熱エネルギとして消費される。したがって、残留電荷が速やかに放電され、正極性電圧および負極性電圧の放電時間が短縮される。

[0008]

短絡回路が限流素子を含まない場合でも、上述の残留電荷による電流はスイッチング素子の内部抵抗(オン抵抗)によって消費されるので、同様に、残留電荷が速やかに放電され、正極性電圧および負極性電圧の放電時間が短縮される。

[0009]

【発明の効果】

この発明によれば、平滑コンデンサ容量や放電抵抗を小さくすることなしに、 第1端子および第2端子間に短絡回路を接続するだけで電流オフ時の放電時間を 短縮することができる。

この発明の上述の目的, その他の目的, 特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。

[0010]

【実施例】

図1を参照して、この実施例の正負電圧電源回路10は、カメラ12の電源回路として利用される。ただし、この発明の正負電圧電源回路はカメラの他にLC Dパネルを用いるディスプレイ装置の電源等としても利用することができること を予め指摘しておく。

[0011]

カメラ12は、CCDイメージャ14とそのCCDイメージャ14に種々の駆動電圧を与えるためのタイミングジェネレータ16とを含む。このCCDイメー

ジャ14およびタイミングジェネレータ16に、この実施例では、電源回路10からの15Vおよび-7.5Vの2つの電源電圧が与えられる。カメラ12はさらに、カメラ10の全体の動作を制御するためのマイコン18を含み、このマイコン18が電源スイッチ20の操作信号を受ける。マイコン18は、図示しないたとえば5Vまたは3.3Vの電源電圧で動作する。そして、電源スイッチ20がオンされると、マイコン18から電源オン信号が出力され、電源スイッチ20がオフされると、マイコン18から電源オフ信号が出力される。電源オン信号および電源オフ信号が電源制御信号として図1に図示されている。

[0012]

電源回路10は、スイッチングコントローラ22を含み、このスイッチングコントローラ22に上述の電源制御信号が与えられる。したがって、スイッチングコントローラ22は電源オン信号によって能動化され、電源オフ信号によって不能動化される。スイッチングコントローラ22は、たとえば電池(図示せず)からの電源電圧VBを受け、能動化されているとき、たとえばPWM方式に従ってpnpトランジスタQ1のベースにスイッチング信号を出力する。トランジスタQ1のエミッターコレクタは電池からの電源電圧とトランスTの1次巻線の一方端子との間に接続され、トランスTの1次巻線の他方端子は接地される。

[0013]

トランスTの2次巻線側に2つの回路24および26が形成され、回路24は第1回路として機能し、正極性の電圧たとえば15Vを発生する。回路26は第2回路として機能し、負極性の電圧たとえば-7.5Vを発生する。第1回路24で発生された15Vは、第1端子24aから出力され、カメラ12のCCDイメージャ14やタイミングジェネレータ16に与えられる。第2回路26で発生された-7.5Vは、第2端子26aから出力され、CCDイメージャ14やタイミングジェネレータ16に与えられる。

[0014]

第1回路24は、いわゆるフライバック回路であり、トランスTの2次巻線の 第1の端子に接続された整流ダイオードD1,ダイオードD1からの直流電圧を 受ける平滑コンデンサC11,および平滑コンデンサC11に接続されたチョー



クコイルL1とコンデンサC12とで構成されるフィルタを含む。第2回路26 もフライバック回路であり、トランスTの2次巻線の第2の端子に接続された整 流ダイオードD2,平滑コンデンサC21,およびチョークコイルL2とコンデ ンサC22とで構成されるフィルタを含む。

[0015]


この実施例において、第1端子24aと第2端子26aとの間に、スイッチング素子として機能するFETQ2とそのFETQ2に直列接続された抵抗R1とを含む短絡回路28が接続される。すなわち、FETQ2のソースが第1端子24aに接続され、FETQ2のドレインは抵抗R1の一端に接続される。抵抗R1の他端が第2端子26aに接続される。FETQ2のソースとゲートとの間にプルアップ抵抗R2が接続される。

[0016]

短絡回路28を構成するFETQ2のゲートはnpnトランジスタQ3のコレクタに接続され、トランジスタQ3のエミッタは接地され、ベースにはバイアス抵抗R3およびR4が接続される。抵抗R4にはスピードアップコンデンサC1が並列接続される。トランジスタQ3のベースは、したがって、抵抗R4とコンデンサC1との並列回路を介して、npnトランジスタQ4のコレクタに接続される。トランジスタQ4のコレクタはコレクタ抵抗R5を介して、電池(図示せず)からの電源電圧VBに接続される。トランジスタQ4のベースが、カメラ12のマイコン18から出力される前述の電源制御信号を受ける。

[0017]

電源スイッチ20のオンに応答して、マイコン18から、たとえば5Vの電源オン信号が出力される。応じて、スイッチングコントローラ22が能動化され、周知のPWM方式に従って、第1端子24aに15Vが出力され、第2端子26aに一7.5Vが出力される。他方、電源オン信号がトランジスタQ4のベースに印加されるため、このトランジスタQ4がオンし、トランジスタQ3のベースが略0Vととなり、トランジスタQ3がオフする。このとき、FETQ2のゲートは抵抗R2よって15Vにプルアップされているので、FETQ2もオフである。したがって、短絡回路28は動作せず、第1回路24および第2回路26は



[0018]

電源スイッチ20のオフに応答して、マイコン18から、たとえば0Vの電源オフ信号が出力される。応じて、スイッチングコントローラ22が不能動化されるので、第1回路24および第2回路26が動作を停止する。したがって、第1端子24aの15Vおよび第2端子26aの-7.5Vが共にシャットオフされる。しかしながら、平滑コンデンサC11およびC21ならびにフィルタコンデンサC12およびC22に電荷が蓄積されているため、15Vおよび-7.5Vは直ちに0Vにはならない。

[0019]

他方、電源オフ信号がトランジスタQ4のベースに印加されるため、このトランジスタQ4がオフし、トランジスタQ3のベースが電圧VBと抵抗R5,R4およびR3で決まるバイアス電圧を受ける。したがって、トランジスタQ3がオンし、FETQ2のゲートは略OVとなり、FETQ2もオンする。そのため、短絡回路28が動作し、第1端子24aおよび第2端子26aは抵抗R1を介して短絡される。したがって、平滑コンデンサC11およびフィルタコンデンサC12に蓄積されている正の電荷と、平滑コンデンサC21およびフィルタコンデンサC22に蓄積されている負の電荷とによって、抵抗R1を通して電流が流れる。このとき、FETQ2に過大なラッシュ電流が流れないように、電流値が抵抗R1によって制限される。つまり、抵抗R1は限流抵抗として機能する。

[0020]

短絡回路28が動作して、限流抵抗R1に電流が流れると、この電流によって 限流抵抗R1が発熱する。換言すれば、上述の各コンデンサC11, C12, C 21およびC22の残留電荷は抵抗R1によって熱エネルギとして消費される。 したがって、残留電荷はやがてゼロとなる。

このようにして、図1実施例によれば、図2に示すように、15Vおよび-7.5Vの放電時間がたとえば7.5ミリ秒程度と短縮される。因みに、図1実施例において短絡回路28およびその関連回路がない従来技術においては、図3に示すように、15Vの放電時間は200ミリ秒程度であり、-7.5Vの放電時



間はさらに長く20秒程度である。したがって、図1実施例によって、平滑コンデンサや放電抵抗(図示せず)を変更することなく、放電時間を大幅に短縮することができることがわかる。

[0021]

図1実施例において、15Vおよび-7.5Vのための第1回路24および第2回路26をそれぞれ独立に設けた場合には、放電時間を前述の定格を充足するように個別に調整することは可能である。しかしながら、第1回路24および第2回路26がトランスTを個別に設けていても、スイッチングコントローラ22を共通にする限り、従来技術と同様に-7.5Vの放電時間が長くなりすぎるという問題は解消できない。

[0022]

なお、上述の実施例における短絡回路28のFETQ2や他のトランジスタQ3-Q4等の極性あるいは電源制御信号の極性は任意に選択設定することができるのはいうまでもない。

そして、短絡回路28はFETのようなスイッチング素子だけで構成されても よい。この場合、限流抵抗がなくなるので残留電荷はスイッチング素子のオン抵 抗だけで放電(熱エネルギとしての消費)される。

[0023]

また、短絡回路 2 8 に限流抵抗を設けない場合、残留電荷によるラッシュ電流が大きくなることが予想されるので、この場合にはより大きい電流定格のスイッチング素子を用いることが望ましい。

スイッチング素子としては、実施例のFETの他に、バイポーラトランジスタ やGTO等がが用いられてもよい。

【図面の簡単な説明】

【図1】

この発明の一実施例を示す回路図である。

【図2】

図1 実施例における放電時間を示すグラフであり、横軸に時間を、縦軸に電圧 をそれぞれ示す。



【図3】

図1実施例の短絡回路がない従来技術における放電時間を示すグラフであり、 横軸に時間を、縦軸に電圧をそれぞれ示す。


【符号の説明】

- 10 …正負電圧電源回路
- 12 …カメラ
- 14 …CCDイメージャ
- 18 …マイコン
- 20 …電源スイッチ
- 22 …スイッチングコントローラ
- 24 …第1回路
- 26 …第2回路
- 24a …第1端子
- 26a …第2端子
- 28 …短絡回路
- Q2 ···FET
- R 1 …限流抵抗




【書類名】 図面


【図1】







【図3】





【書類名】 要約書

【要約】

【構成】 電源スイッチ20がオフされると、マイコン18から電源オフ信号が出力され、トランジスタQ4がオフ、トランジスタQ3がオン、FETQ2がオンとなり、短絡回路28が動作する。したがって、コンデンサC11, C12, C21およびC22の残留電荷は限流抵抗R1を流れ、熱エネルギとして消費される。そのため、残留電荷は急速に小さくなり、15Vおよび-7.5Vの放電時間が短縮される。

【効果】 平滑コンデンサや放電抵抗を小さくしないでも、放電時間を短縮することができる。

【選択図】 図1

特平 9-131786

【書類名】

職権訂正データ

【訂正書類】

特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】 000001889

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号

【氏名又は名称】 三洋電機株式会社

【代理人】 申請人

【識別番号】 100090181

【住所又は居所】 大阪府大阪市中央区伏見町2丁目6番6号 (タナ

ベビル7F) 山田特許事務所

【氏名又は名称】 山田 義人

出願人履歴情報

識別番号

[000001889]

1.変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名

三洋電機株式会社